Vstupy (výstupy) PLC a jejich rychlosti

Logické vstupy (výstupy) a jejich rychlosti u PLC FATEK řady FBs

 

Historický přehled

V dobách, kdy PLC automaty začaly postupně nahrazovat v rozvaděčích reléové obvody, nebyly požadavky na rychlosti vstupů u PLC nijak vysoké. Stačily řádově 10ky až 100ky Hz. Požadavek na zpracování rychlejších signálů se objevil teprve později. Například při počítání pulzů (jednotky až 10ky kHz) a poté při odměřování souřadnic pro řízení servopohonů (požadavek: 100ky kHz a více). Tak rychlé děje již nelze softwarově zpracovávat přímo v procesoru PLC a bylo potřeba doplnit do PLC hardwarové prostředky, a to formou externích hardwarových čítačů, umístěných před hlavní procesor PLC. Současně bylo nutno zrychlit i hardware vstupních obvodů (galvanické oddělení), na které se přivádí zpracovávaný signál. To ovšem znamená použití dražších součástek a tudíž zvýšení ceny PLC. Při výběru vhodné PLC jednotky jde tedy o nalezení vyváženého kompromisu mezi rychlostí vstupů (výstupů) a cenou PLC.

Z hlediska rychlosti vstupů (výstupů) existují tři řady PLC FATEK

1. FBs-..MN je nejrychlejší řada – bez kompromisů. Má rychlé vstupy pro odměřování souřadnic při řízení servopohonů.

2. FBs-..MC je středně rychlá řada – nejběžněji používaná – která vyhoví ve většině případů. Má několik rychlých vstupů (výstupů) a ostatní vstupy (výstupy) jsou standardní.

3. FBs-..MA je nejpomalejší řada s běžnými vstupy pro snímání stavu tlačítek nebo počítání pulzů do celkové maximální frekvence 5kHz. Omezení frekvence je dáno tím, že změny/události na vstupech se zpracovávají v interruptech a jejichž celková frekvence v PLC nesmí překročit zmíněných 5 kHz. Při výraznějším překročení celkové frekvence může dojít k „zahlcení“ procesoru v PLC, které může vyústit v bezpečnostní zastavení programu v PLC (tzv. WatchDog). Jedná se o situaci, kdy doba vykonávání hlavní smyčky programu v PLC (kvůli častým interruptům), překročí povolený čas a hrozí reálné nebezpečí nedodržení přesných časových sousledností na řízeném stroji.

V PLC je realizována řada drobných dílčích opatření, která umožňují zrychlit rychlost vstupů, ale které nelze snadno postihnout v jednoduché tabulce. Proto pro aplikace, které jsou náročné na rychlost zpracování vstupů, je nutné prostudovat velmi detailně manuály.

 

Filtrování vstupního signálu

Zrychlení vstupů sebou přináší riziko nežádoucího rušení (falešných pulzů) a tudíž potřebu filtrovat zpracovávaný signál od nežádoucích rušivých pulzů.

PLC FATEK nabízí dvě možnosti digitálního filtrování vstupních signálů, které si každý uživatel může nastavit podle konkrétní situace:

  1. Frekvenční (Frequency domain) 14kHz až 1,8MHz
  2. Časové (Time domain) nastavitelné 1 až 15 x 1 [msec] nebo 1 až 15 x 0,1[msec]

Nastavení filtrů se provádí po skupinách vstupů. Detailním možnosti nastavení (pokud je filtrace opravdu potřeba) je nutno prostudovat v manuálu:  Viz FBs-Manual II, Chapter_9; strana 9-10. (Například vstupy (X16~X35) umožňují jen nastavení časové 1~15msec). Možnosti nastavení čítačů jsou uvedeny v manuálu: FBs Manual2.pdf: „Chapter 10 FBs-PLC High-Speed Counter and Timer“ strana 10-1 a další

 

Výběr vhodného typu PLC

Při výběru vhodného typu PLC je třeba vycházet z následujících dvou tabulek z katalogu: „FATEK FBs Series Catalogue 2007″:

1. Tabulka:  Digital Input (DI) specification (strana 15)  - Vlastnosti vstupů z hlediska rychlosti zpracování vstupního signálu (resp. podle jejich hardwarového řešení)

 

Rozdělení vstupů do 5 skupin dle rychlosti:

 Označení vstupu  Max. frekvence  Napětí  Využití
 1. „Ultra high speed“  Max. 920 kHz    +5VDC  pro HHSC   *1)
 2. „High speed“  Max. 200 kHz  +24VDC  pro HHSC   *1)
 3. „Medium speed“  Max.  20 kHz  +24VDC  pro HHSC   *1)
 4. „Medium low speed“  Max.    5 kHz *3)  +24VDC  pro SHSC   *2)
 5. „Low speed“  Snímání tlačítek  +24VDC  pro snímání stavu tlačítek

*1) Hardware High Speed Counter

*2) Software High Speed Counter

*3) pro všechny vstupy dohromady!

 

2. Tabulka: „Model Specifications“ (strana 5 a 6), kde lze zjistit skutečně použité vstupy u konkrétního typu hlavní PLC jednotky.

 


Poznámky

Od verze firmware OS V4.61 (11/12/2009) lze i v PLC typu FBs-MA využívat z programu PLC hardwarové čítače. Viz „Updating of FBs OS V4.61 (11/12/2009) – MA main unit supports full function of hardware high speed counter“.

Hardwarově jednodušší vstupní obvody hlavní PLC jednotky typu FBs-..MA sice nedokáží, přenést příliš rychlé signály, ale program PLC může plně využívat hardwarové čítače. To umožňuje uživateli použít shodný PLC program pro základní jednotky typu FBs-..MA i pro FBs-..MC. V případě velké objednávky si pak zákazník dokonce může domluvit s výrobcem PLC „zákaznickou sérii“ upravených PLC FBs-..MA, osazenou rychlými vstupními obvody a snížit tak svoje výrobní náklady použitím upravených FBs-MA jednotek místo FBs-MC.

Rychlosti vstupů jsou otázkou kompromisů, které má smysl řešit pro větší resp. velké a opakované série, kde pak lze ušetřit výrobní náklady.

 

  • Zrychlení vstupů (výstupů) s sebou přináší vyšší cenu zařízení => kompromis reprezentovaný myšlenkami:
  • Každé PLC by mělo mít nějaké rychlé vstupy a výstupy
  • Ne všechny vstupy a výstupy na PLC musí být nutně rychlé (sejmutí stavu tlačítka nebo rozsvícení signálky nevyžaduje žádnou významnou rychlost – je to srovnatelné s rychlostí relátek)
  • Závěr: Nejrychlejší vstupy a výstupy je správné umístit na PLC jako první  (tedy s nejnižšími čísly X0,X1,… Y0,Y1,…) a rychlosti dalších (Vstupů a Výstupů) postupně snižovat.

  • I pomalé V/V lze do určité míry zrychlit, pokud se reakce na vstup přesune z hlavní smyčky procesoru do interruptu. Interruptů lze realizovat jen omezený počet za určitou dobu, aby nedošlo k „propásnutí“ události, nebo zpomalení hlavní smyčky PLC programu (to je v manuálu označeno větou „celková frekvence na všech vstupech nesmí přesáhnout frekvenci, 5kHz“)
  • Rychlejší vstupy mohou být jen v hlavní PLC jednotce, nikoli v jednotce rozšiřující (viz I/O Configuration v programu WinProladder)

 

 

Comments are closed.